作者与发表信息
本文的主要作者是钟毅、江小帆、喻甜、李威和于大全，分别来自厦门大学电子科学与技术学院以及厦门云天半导体科技有限公司。这篇文章发表在《电子与封装》期刊的2023年第23卷第3期，标志文章编号为DOI：10.16257/j.cnki.1681.1070.2023.0041。
学术领域与研究背景
文章归属于半导体技术与先进封装领域，聚焦于集成电路三维封装技术的发展与异质集成（heterogeneous integration）的研究进展。目前，随着纳米工艺逐渐接近物理极限，如何通过新技术继续推进摩尔定律成为重要问题。异质集成技术已被认为是一种突破芯片性能天花板（如存储墙、速度墙和功耗墙）的方法，可以实现高性能计算、人工智能等系统的需求。
最新技术可利用三维方向上的硅通孔（Through-Silicon Via, TSV）、玻璃通孔（Through-Glass Via, TGV）及再布线层（Redistribution Layer, RDL）的高密度互连，结合2.5D与3D封装方案，灵活实现不同芯片模块的整合，从而提升带宽、电源效率并减少延迟，赋能芯片在性能和微型化上的持续发展。
本文详细综述了TSV、TGV和RDL三类三维互连技术，以及基于这些技术的2.5D和3D异质集成方案的现状、存在的难点及未来发展趋势。
功能与工艺概述
TSV技术实现在垂直方向上的芯片信号互连，广泛应用的是铜填充型硅通孔（Cu-TSV）。其制造流程包括深度刻蚀、沉积绝缘层/粘附阻挡层/种子层、电镀填充铜并抛光暴露背面铜。通常，TSV直径约为10μm，深宽比为10:1。
技术瓶颈与解决方案
研究成果
比如比利时IMEC研究机构展示了3μm直径、50μm深度TSV制造工艺，通过ALD沉积氧化绝缘层以及化学镀实现铜钉填充。不少顶尖机构已转向亚微米TSV研究。
功能与特点
TGV作为TSV的低成本替代方案，利用玻璃基板的机械稳定性与电学特性，实现芯片模组之间的信号互连。其绝缘、高频性能优于硅基TSV，适合射频组件、光电集成等领域。
加工技术进展
常用加工方法包括喷砂、光敏玻璃技术和激光烧蚀等。在成孔工艺中，激光诱导湿法刻蚀由于其高精度、侧壁光滑性而受到青睐。一项德国LPKF实验展示了通过HF蚀刻参数调控获得的10μm孔径玻璃通孔，但目前其垂直度改进及深宽比（通常低于6:1）仍是待解决问题。
技术瓶颈
TGV的金属化填充在电镀过程中与TSV有显著差异，现有工艺难于直接迁移至TGV。填充过程中需优化电流分布与添加剂控制。
功能与工艺
RDL用于芯片水平互连，重排芯片I/O焊盘。典型制造工艺包括沉积粘附层、光刻电镀并刻蚀去除多余材料。对于高密度需求，引入与半导体大马士革铜工艺类似的化学机械抛光以确保整面平坦性。
技术难点与突破
目前最高RDL线宽/线间距为6μm，但未来需实现1μm线宽/间距。加工超高密度RDL的主要挑战包括细线条光刻、低耗损介电材料开发，以及维持机械可靠性。
基于上述三维互连技术，本综述归纳了四种主要的异质集成实现方案：
晶圆级封装
通过背通孔与RDL技术，可实现芯片模块的三维堆叠。华天科技的ESiFO技术展示了硅片载体与芯片间的嵌入式集成，具备低成本、高集成度的特点。
2.5D TSV转接板
台积电的CoWoS技术是代表，通过高密度金属布线实现逻辑芯片（CPU）与高带宽内存（HBM）的高效互连。如Xilinx的Virtex-7 2000T产品突破了传统架构，实现多芯片集成互连。
基于微凸点的3D集成
三星推出的基于TSV的64GB DRAM大幅提高了信号速率并降低功耗，而Intel的Foveros技术将应用范围扩展至CPU与AI处理器堆叠，通过逻辑芯片面对面堆叠提升性能。
混合键合（Hybrid Bonding）
混合铜键合避免了Sn微凸点的短路与脆性问题。在台积电的SOIC技术中，无凸点设计实现了12层存储器芯片的高效垂直互连，将封装体积缩小64%。
相较于硅基，玻璃基板由于低插入损耗与平整表面，更适合毫米波通信与天线集成应用。佐治亚理工学院开发的极薄玻璃转接板用于3D存储与逻辑芯片间互连，显著提升了整体信号性能。
此外，玻璃封装的主要挑战是导热性能不足。研究表明，增加铜通孔及蒸汽腔结构可补偿其热导率问题，满足高功率芯片的散热需求。
该综述系统总结了TSV、TGV和RDL在异质集成中的关键应用与前沿研究，明确了技术瓶颈与未来发展趋势。异质集成通过突破传统制造限制，将分立功能芯粒整合到单一封装中，为高性能集成电路开辟了新路径。文章的详尽分析对推动高端封装技术的产业化具有重要指导意义，同时也为学术界提供了未来技术研发的切入点。
本综述从学术和工程角度展示了三维芯片集成技术的全景，为半导体高密度互连技术的发展提供了全面的理论支持与实践参考。