本文属于类型a，即单一原创研究报告。以下为据此撰写的学术报告。

面向448 Gbps/lane共封装光学器件的垂直互连表征：基于双面探测方法的研究报告

一、作者与发表信息

本研究由新加坡科技研究局（Agency for Science, Technology and Research, A*STAR）微电子研究院（Institute of Microelectronics, IME）的Jiaqi Wu、Sajay Bhuvanendran Nair Gourikutty、Teck Guan Lim与Surya Bhattacharya共同完成。论文发表于2026年IEEE第76届电子元器件与技术会议（2026 IEEE 76th Electronic Components and Technology Conference, ECTC），DOI为10.1109/ectc51846.2026.00144。

二、研究背景与目的

在人工智能（AI）系统对带宽密度和功耗效率需求急剧增长的驱动下，共封装光学（Co-Packaged Optics, CPO）作为一种有前景的架构应运而生。CPO通过缩短光学引擎（Optical Engine, OE）与交换ASIC之间的电气距离，克服了传统电气输入/输出（I/O）瓶颈。在典型CPO架构中，OE封装可以是扇出型晶圆级封装（Fan-Out Wafer Level Package, FOWLP）或硅中介层，驱动器或跨阻放大器（Transimpedance Amplifier, TIA）电子集成电路（Electronic Integrated Circuits, EICs）倒装安装在OE封装顶部，光子集成电路（Photonic IC, PIC）嵌入在环氧塑封料或集成在有源硅中介层中。OE的I/O信号，即驱动器输入和TIA输出，需要通过垂直互连从OE封装正面路由到背面。

为支持下一代51.2 Tbps及以上交换机，需要每通道448 Gbps的高速互连，这要求垂直互连的射频（RF）性能表征达到110 GHz甚至更高。传统垂直互连表征方法通过测量背对背结构并进行多次去嵌入，存在精度和频率限制。双面探测方法直接探测互连或探测焊盘的顶面和底面以获得S参数，可以更准确地表征互连的RF性能。

本研究旨在表征并比较四种垂直互连技术——基于基板的过孔（substrate-based via, sub-via）、穿塑模过孔（Through-Mold Via, TMV）、穿硅过孔（Through-Silicon Via, TSV）和穿玻璃过孔（Through-Glass Via, TGV）——在高达110 GHz频率下的RF性能，并基于测量校准的仿真模型设计OE I/O过渡结构，验证其支持448 Gbps PAM4信号路由的能力。

三、研究流程与实验方法

研究工作可分为四个主要步骤：双面探测方法建立、四种垂直互连的测量、集总RLC参数提取与比较、以及OE I/O过渡结构的设计与仿真。

（一）双面探测方法建立

双面探测装置如图2所示。垂直互连样品放置在卡盘（chuck）空腔中心，RF探针分别位于卡盘顶部和底部，底部探针翻转安装。对于预制的sub-via和TGV，探针直接落在暴露的铜过孔上。sub-via为堆叠式垂直互连，由中心芯柱、中间过孔和再分布层（RDL）焊盘组成，平均直径65 µm，总高度330 µm，间距250 µm。TGV为玻璃基板中完全填充铜的通孔，直径25 µm，高度100 µm，间距140 µm。TSV直径10 µm，高度100 µm，间距100 µm，由于直径较小需增加着陆焊盘。对于TMV，测量了GSSG差分过渡结构，TMV顶部直径70 µm，底部直径100 µm，间距300 µm，平均高度188 µm，正反面从GSSG TMV垂直互连到探测焊盘的过渡线长度约400 µm。

表I总结了四种过孔的尺寸和材料特性。基板、塑封料和玻璃基板的介电常数均低于4，玻璃基板损耗角正切低至0.0002，硅中介层采用10 kΩ·cm高阻硅。

（二）四种垂直互连的S参数测量

使用Keysight PNA和FormFactor ACP探针或Infinity探针进行双面测量，探针间距与测试结构匹配。测量前进行短路-开路-负载-互易（Short-Open-Load-Reciprocal, SOLR）校准。由于250 µm间距GSG ACP探针和100 µm间距GSSG Infinity探针的频率限制，sub-via和TMV过渡分别测量至65 GHz和50 GHz。TSV和TGV的GSG结构测量至110 GHz。所有结构均在Ansys HFSS 2024 R2三维全波电磁仿真器中建模，仿真频率范围为DC至150 GHz。

（三）集总RLC参数提取

为深入比较四种垂直互连的电气特性，从仿真模型中提取了GSG过孔的集总电阻（R）、电感（L）和电容（C）参数。对于TMV和TSV，建立了无着陆焊盘或过渡RDL的裸GSG过孔模型，以排除附加结构的影响。提取结果按每100 µm归一化后进行对比分析。

（四）OE I/O过渡结构设计与仿真

基于经测量校准的三维全波电磁仿真模型，设计了从EIC到封装基板的GSSG差分过渡结构，用于448 Gbps/lane的OE I/O。所有垂直互连高度统一为200 µm。TMV和sub-via的过孔直径遵循实测样品，TSV和TGV的直径分别增大至20 µm和40 µm以保持纵横比。EIC焊盘间距为125 µm，通过µ凸点倒装连接至封装正面RDL。TGV和TSV因可容纳更小间距，过渡结构直接匹配EIC焊盘间距；TMV和sub-via间距分别为300 µm和250 µm，需使用500 µm长的正面共面波导（CPWG）将EIC I/O扇出至垂直过渡。背面RDL通过µ凸点（TGV和TSV）或C4凸点（TMV和sub-via）连接至基板。最终在Keysight ADS信道仿真器中模拟448 Gbps PAM4眼图，发送端和接收端均未添加预加重或均衡。

四、主要实验结果与分析

（一）四种垂直互连的测量与仿真对比

GSG sub-via在DC至65 GHz范围内实测回波损耗（Return Loss, RL）优于10 dB。在28 GHz和56 GHz实测插入损耗（Insertion Loss, IL）分别为0.14 dB和0.38 dB，仿真112 GHz处IL为0.77 dB。TMV过渡在DC至50 GHz范围内实测差分RL优于10.7 dB。由于TMV至正面传输线的过渡，仿真差分S参数在90 GHz处出现小谐振。TMV在28 GHz和50 GHz实测差分IL分别为0.1 dB和0.33 dB，仿真56 GHz和112 GHz处差分IL分别为0.38 dB和1.43 dB。GSG TSV（含着陆焊盘）实测RL在110 GHz以内优于12 dB。28 GHz、56 GHz和110 GHz处实测IL分别为0.23 dB、0.39 dB和0.71 dB。低频段实测S21从0快速滚降至-0.17 dB，归因于硅导电性。尽管中介层为10 kΩ·cm高阻硅，但由于寄生表面导电（Parasitic Surface Conduction, PSC）效应，中介层表面可能存在诱导薄导电层。预制的GSG裸TGV实测RL在59 GHz以内优于10 dB，但在110 GHz处退化至5.17 dB。这归因于小过孔直径和宽间距带来的高电感。TGV在28 GHz、56 GHz和110 GHz处实测IL分别为0.12 dB、0.49 dB和1.34 dB。

仿真与测量在各自频率范围内S11和S21均实现良好匹配。TMV和TSV测量中的波动归因于RF探针的固有校准残差。

（二）四种垂直互连的性能对比与RLC分析

图7对比了四种结构的实测S参数及高度归一化S21。sub-via因65 µm的大过孔直径而具有最低IL。低频段TGV虽直径仅25 µm，但因玻璃基板0.0002的低损耗角正切而实现与sub-via相当的低IL。TSV的较高IL源于硅基板损耗和10 µm的小过孔直径。TGV在高频段IL升高主要由RL退化引起。

表II的RLC提取结果显示，sub-via和TMV因直径较大而电阻较低。TSV电阻最大（22.21 mΩ/100 µm），归因于硅基板损耗；同时因硅的高介电常数11.9，TSV电容也较大（18.50 fF/100 µm）。TGV电感为42.75 pH/100 µm，电容为8.72 fF/100 µm，由此估算的特征阻抗约70 Ω，解释了其RL退化现象。

（三）OE I/O过渡结构的仿真结果

四种过渡结构在DC至112 GHz范围内均保持RL优于10 dB。112 GHz处仿真IL为：sub-via 0.60 dB，TMV 0.87 dB，TSV 0.37 dB，TGV 0.13 dB。TMV和sub-via过渡的正面扇出CPWG引入了额外损耗，且较宽的过孔间距增加了电感，导致高频RL退化。TGV过渡因直接芯片到基板连接消除了扇出RDL、地-信号TGV间的紧凑间距降低了电感以及玻璃基板低损耗角正切，实现了最低IL和最佳RL。TSV过渡因类似的直接连接而性能接近TGV，但受硅基板损耗影响IL略高。

448 Gbps PAM4眼图仿真中，所有四种过渡在无发送端/接收端放大或均衡条件下均呈现清晰的眼图张开，其中TGV和TSV的眼图裕量最佳。

五、结论与研究价值

本研究成功展示了使用直接双面RF探测方法对垂直互连进行RF性能表征。GSG TSV和TGV通孔测量至110 GHz，GSG sub-via测量至65 GHz，GSSG差分TMV过渡结构测量至50 GHz。三维全波电磁仿真模型在各自频率范围内与测量结果吻合良好。基于四种垂直互连的OE至封装基板电气I/O在频域和时域均完成设计与仿真。112 GHz处GSSG差分过渡的仿真IL分别为：sub-via 0.60 dB、TMV 0.87 dB、TSV 0.37 dB、TGV 0.13 dB。

科学价值方面，本研究系统比较了当前CPO封装中主流垂直互连技术的RF特性，建立了经测量校准的精确仿真模型，揭示了不同互连结构在电感、电容、电阻及基板损耗方面的差异及其对高频性能的影响机制。特别是对TSV寄生表面导电效应和TGV阻抗失配原因的分析，为后续互连优化提供了理论依据。应用价值方面，本研究明确识别TGV为未来448 Gbps/lane高密度CPO电气I/O路由的有力候选方案，为下一代AI和数据中心互连的封装选型提供了直接的实验依据和设计指导。

六、研究亮点

本研究的亮点主要体现在三个方面。第一，在方法学上采用了双面直接探测方法，避免了传统背对背去嵌入方法在精度和带宽上的局限，首次将垂直互连的直接测量扩展到110 GHz。第二，在研究对象上系统性覆盖了四种当前最具代表性的垂直互连技术，并在统一实验框架下开展对比，为产业界的技术选型提供了公平的基准数据。第三，在工程验证上将测量校准模型应用于完整的OE I/O过渡设计，并通过448 Gbps PAM4眼图仿真展示了无均衡条件下的信号完整性，验证了垂直互连在下一代CPO应用中的可行性。

七、其他有价值内容

论文还通过扫描电子显微镜（SEM）截面图像展示了sub-via、TMV、TSV和TGV的物理结构。表I中详细的尺寸和材料参数为其他研究人员复现或扩展本研究提供了必要信息。此外，论文致谢部分表明该研究得到了A*STAR先进封装3.0应用卓越中心（Applied Centre of Excellence in Advanced Packaging 3.0，资助号I2101E0008）的资助，反映了新加坡在先进封装领域的系统化研发布局。