分享自:

Dynap-SE2:一种可扩展的多核动态神经形态异步脉冲神经网络处理器

期刊:neuromorph. comput. eng.DOI:10.1088/2634-4386/ad1cd7

这篇文档属于类型a(单篇原创研究报告),以下是针对该研究的学术报告:


Dynap-SE2:可扩展多核动态神经形态异步脉冲神经网络处理器研究

一、作者与发表信息
本研究由Ole Richter(荷兰格罗宁根大学)、Chenxi Wu(瑞士苏黎世大学与ETH联合神经信息研究所)、Adrian M. Whatley等共同完成,发表于期刊Neuromorphic Computing and Engineering 2024年1月刊(Volume 4, 014003),开放获取。


二、学术背景
科学领域:本研究属于神经形态工程(Neuromorphic Engineering)领域,聚焦于脉冲神经网络(Spiking Neural Networks, SNNs)的硬件实现。
研究动机:随着边缘计算需求增长,传统处理器在实时性、能效和适应性上面临挑战。生物神经系统的事件驱动、稀疏计算特性为低功耗实时处理提供了新思路。
研究目标:开发一款支持生物可塑性动态模拟的神经形态处理器Dynap-SE2,实现多时间尺度神经动力学仿真,并优化事件驱动的异步路由架构。


三、研究方法与流程
1. 芯片架构设计
- 核心结构:采用4个16×16神经元核心,共1024个模拟积分发放(Integrate-and-Fire, I&F)神经元,每个神经元含64个突触和4个树突分支。
- 混合信号电路
- 模拟部分:通过亚阈值(subthreshold)电路模拟神经元动力学(如短时可塑性、NMDA门控、钙电流稳态调节)。
- 数字部分:异步事件路由架构支持低延迟(<100ns)的脉冲传输,采用11位内容可寻址存储器(CAM)实现突触映射。
- 创新模块
- 双模式神经元:支持阈值型(thresholded)和指数型(exponential)I&F模型切换。
- 可编程延迟突触:通过2位DAC(数模转换器)实现精确(±5%误差)与失配(±37%误差)延迟组合,支持时空模式检测。

  1. 电路实现与验证

    • 神经元动力学模块
      • 突触可塑性:通过差分对积分器(Differential Pair Integrator, DPI)实现短时抑制(STP),测量显示突触权重衰减时间常数可控(50ms~1s)。
      • 稳态调节:钙电流反馈电路(homeostasis)通过自动增益控制(AGC)将神经元发放率稳定在目标值(±10%波动),实验验证其调节时间可达15分钟。
    • 系统集成
      • 传感器接口:集成8通道模拟前端(AFE)和动态视觉传感器(DVS)预处理模块,支持事件流直接输入。
      • 监控系统:64通道脉冲式模数转换器(SADC)实时监测膜电位和内部电流信号。
  2. 软件生态开发

    • 配置工具链:基于Python的SAMNA软件支持远程芯片控制,提供GUI和API双重接口,实现神经元参数配置(如突触权重、树突滤波时间常数)和网络拓扑映射。

四、主要研究结果
1. 能效与性能
- 在1.8V电压下,阈值型神经元单次脉冲能耗150pJ(80Hz发放率),较前代Dynap-SE降低42%。
- 突触延迟精度实验显示,精确延迟组(precise_delay=1)的误差仅为5.4%,适用于波前传播算法。

  1. 动态特性验证

    • 短时可塑性:突触权重随输入脉冲频率动态调整,实验数据拟合方程(式21)与理论误差%。
    • 稳态调节:钙电流反馈在输入泊松噪声(100Hz)下,成功将神经元发放率稳定在目标值(图16)。
  2. 应用演示

    • 时序检测:通过NMDA门控和AMPA扩散电路(图22),实现了毫秒级输入顺序识别(正确率>90%)。
    • 大规模网络扩展:异步路由架构支持8×8芯片阵列(理论15×15),单事件传输延迟<200ns。

五、结论与价值
科学价值
- 首次在神经形态芯片中实现多时间尺度(毫秒至小时)生物动力学模拟,为研究神经可塑性提供了硬件平台。
- 提出的“精确-失配”延迟突触设计为时空模式识别提供了新方法。

应用价值
- 适用于边缘计算场景(如实时语音处理、动态视觉跟踪),功耗较传统数字SNN降低1-2个数量级。
- 开源软件生态SAMNA降低了神经形态硬件的使用门槛。


六、研究亮点
1. 创新电路设计:双模式神经元、可编程延迟突触和钙电流稳态调节均为首次在单芯片中集成。
2. 全异步架构:事件驱动路由避免了时钟同步开销,实测延迟较同步方案降低90%。
3. 多尺度监控:SADC系统支持从单神经元膜电位到群体活动的跨尺度观测。


七、其他贡献
- 芯片采用180nm CMOS工艺,面积98mm²,兼顾成本与性能,为原型开发提供参考。
- 附带的DVS接口和AFE模块扩展了其在仿生感知领域的应用潜力。


(报告字数:约1800字)

上述解读依据用户上传的学术文献,如有不准确或可能侵权之处请联系本站站长:admin@fmread.com