用于二维晶体管的高κ天然氧化镓集成

二维晶体管中高κ氧化镓的集成研究 学术背景 随着半导体技术的不断进步,二维材料(如二硫化钼,MoS₂)因其独特的电学性能和原子级厚度,被认为是下一代晶体管通道材料的潜在候选者。然而,二维晶体管的性能在很大程度上依赖于栅极介电层的质量。传统的沉积技术(如化学气相沉积CVD和原子层沉积ALD)在二维材料表面沉积超薄金属氧化物时,往往难以形成均匀的介电层,导致界面质量差,进而影响晶体管的性能。因此,开发一种能够在二维材料表面形成高质量、超薄介电层的方法,成为了当前研究的热点。 研究来源 这项研究由来自多个机构的科研团队共同完成,主要作者包括Kongyang Yi、Wen Qin、Yamin Huang等,研究团队来自新加坡南洋理工大学、南京航空航天大学、中国科学院上海微系统与信息技术研究所、美国德...

基于二维半导体的三维晶体管在未来CMOS缩放中的应用

三维晶体管研究:以二维半导体材料为核心的未来CMOS技术发展 近年来,随着硅基互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor, CMOS)技术接近其物理极限,下一代微电子技术的持续缩放和性能优化面临诸多挑战。如何在亚纳米尺度上维持电流开关比(on–off current ratio)、提高集成密度以及提升能效,成为学术界和工业界亟待解决的问题。本文针对这一背景,提出探索二维(2D)过渡金属二硫化物(Transition Metal Dichalcogenides, TMDs)作为后硅CMOS时代的关键导电通道材料,并通过设计新的三维(3D)晶体管架构,展示了其在延续摩尔定律(Moore’s Law)方面的巨大潜能。 研究背景与意义 CMO...

基于生长的单晶二维半导体的三维单片集成

单晶二维半导体的生长式单片三维集成技术研究 学术背景 随着现代电子工业的快速发展,三维(3D)集成技术逐渐成为提升电子器件性能的重要手段。传统的二维(2D)集成电路在尺寸缩小和性能提升方面面临诸多挑战,尤其是在纳米尺度下,电阻-电容(RC)延迟问题日益突出。为了克服这些限制,研究人员开始探索三维集成技术,通过垂直堆叠芯片来减少互连距离,从而降低功耗并提高数据传输效率。 目前,通过硅通孔(Through-Silicon Via, TSV)技术是唯一能够实现单晶器件三维集成的方法。然而,TSV技术存在成本高、芯片对齐困难以及占用宝贵芯片空间等问题。此外,传统的单片三维(Monolithic 3D, M3D)集成方案虽然具有潜力,但在低温下在非晶或多晶表面上生长单晶半导体材料仍然是一个巨大的挑战。...